技術(shù)編號(hào)：7505032
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本實(shí)用新型涉及一種1位CMOS全加器電路，尤其涉及一種既能滿足高電壓又能滿足低電壓以及低功耗高速的1位CMOS全加器電路。背景技術(shù)目前大部分大規(guī)模集成電路(VLSI)的應(yīng)用，如數(shù)字信號(hào)處理、圖象視頻信號(hào)處理和微處理器中，大量的使用了算術(shù)運(yùn)算。其中加、減、乘和乘加是最常使用的運(yùn)算。在這些運(yùn)算模塊中，1位全加器是其中最基本的構(gòu)造單元，而且，它往往在關(guān)鍵路徑上，因此提高1位全加器的性能是增強(qiáng)這些模塊性能的關(guān)鍵。由于便攜設(shè)備更小和更持久需求的急劇增加，使電路的功耗...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。