技術(shù)編號：7494323
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明通常涉及集成電路(IC)設(shè)計(jì)，且更具體地，涉及一種電壓提升電路設(shè)計(jì)。背景技術(shù)隨著IC的幾何形狀不斷縮小，電源電壓電平也必須降低，以便與小幾何 形狀的器件一同工作。例如，具有0.25jum的特征尺寸的較老的技術(shù)使用3.3V 的電源電壓，但是諸如那些具有65nm的特征尺寸的較新的技術(shù)，則僅使用 l.OV的電源電壓。這種類型的低電源電壓造成設(shè)計(jì)的復(fù)雜性，因?yàn)槟承╇娐?可能仍需要高的電壓供給。例如，在快閃存儲器的讀操作中，1.8V需要施加 到字線，而主電源電...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。