技術(shù)編號(hào)：7288323
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及電源設(shè)備控制電路、電源設(shè)備及其控制方法。背景技術(shù) 由于當(dāng)今IC(集成電路)集成度的提高和電源電壓的降低，所以需要降低且最小化功率消耗。而且，隨著電源電壓的降低，每個(gè)IC中的MOS晶體管的閾值電壓降低。由于閾值電壓降低，所以低于閾值的區(qū)域?qū)p少，影響斷流的性能。這因而可能引起在關(guān)斷狀態(tài)期間電流被泄漏，在關(guān)斷狀態(tài)中MOS晶體管的柵極和源極之間不施加電壓。雖然成功地降低且最小化了功率消耗，但是幾乎沒(méi)有消除電流泄漏的影響。為了減少閾值電壓降低的情況下的M...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。