技術(shù)編號(hào)：7257689
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明提供，包括提供具有第一區(qū)和第二區(qū)的半導(dǎo)體襯底，在半導(dǎo)體襯底上形成有包括自下而上依次層疊的高k介電層、高k介電層的保護(hù)層和犧牲柵電極層的偽柵極結(jié)構(gòu)；去除位于偽柵極結(jié)構(gòu)中的犧牲柵電極層；在半導(dǎo)體襯底上形成的溝槽中形成犧牲材料層；去除位于第二區(qū)上的犧牲材料層；在第二區(qū)上形成第一金屬柵極結(jié)構(gòu)；去除位于第一區(qū)上的犧牲材料層，并在第一區(qū)上形成第二金屬柵極結(jié)構(gòu)，其中，第一區(qū)為NFET區(qū)，第二區(qū)為PFET區(qū)；或者第一區(qū)為PFET區(qū)，第二區(qū)為NFET區(qū)。根據(jù)本發(fā)明，可...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。