技術編號：7238613
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體，特別是一種超低K互連結(jié)構及其制造方法。 背景技術目前的半導體工藝中，晶片的金屬互連通常由圖案化的金屬引線層的互連 結(jié)構構成，隨著器件逐漸減小，所希望的互連結(jié)構也越來越小。銅是一種常用 的用作互連結(jié)構的金屬材料，由于銅的導電電阻小，因而與其他金屬材料相比, 可以一定程度降低RC延遲，但在此之后，電路層之間的寄生電容C對RC延遲 就起到主要的影響了。可以采用低K (低介電常數(shù))材料作為介質(zhì)層，其優(yōu)點 在于介質(zhì)材料的k值越低，在芯片上構建的互連...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。