技術(shù)編號：7236585
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導體制造，特別涉及一種。 背景技術(shù)隨著集成電路的制作向超大規(guī)模集成電路(ULSI)發(fā)展，晶片上的 電路密度越來越大，所含元件數(shù)量不斷增加，晶片表面已無法提供足夠 的面積來制作所需的互連線(Interconnect),為此，提出了兩層以上的 多層金屬互連線的設(shè)計方法。半導體工藝技術(shù)進入0.18微米以后，器件的特征尺寸進一步縮小，互 連線的RC延遲逐漸成為影響電路速度的主要矛盾，為改善這一點，開始 采用由金屬銅制作金屬互連線結(jié)構(gòu)的工藝方法。與傳統(tǒng)的...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。