技術(shù)編號(hào)：7183952
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明是有關(guān)于一種制造半導(dǎo)體積體電路(Integrated Circuits)的方法，特別有關(guān)于使用化學(xué)氣相沉積形成無(wú)氨(amino-free)低介電值(low k)材料的方法。背景技術(shù) 目前半導(dǎo)體積體電路的制程中，各金屬層，例如銅金屬等之間的連結(jié)，通常是以鑲嵌制程在金屬層之間形成介層窗的介電材料層做為隔離。舉例來說，在第一金屬層上先形成一介電層(例如二氧化硅)，用以覆蓋所述第一金屬層后，再于該介電層中形成一溝槽，接著定義出介層窗，穿過該介電層到該第一金屬...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。