技術(shù)編號：7175627
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于記憶體制造方法，特別是一種用于快閃記憶體的自對準(zhǔn)制程。背景技術(shù) 復(fù)雜的積體電路上，元件尺寸的縮小使用得設(shè)計更加困難，因此，使用通常使用自對準(zhǔn)制程或其他技術(shù)，以達(dá)到所需求的設(shè)計。如圖1所示，典型的快閃記憶體的閘極結(jié)構(gòu)10a包括基底12a、沉積于基底12a上的穿隧氧化層14a、沉積于穿隧氧化層14a上浮動閘極的多晶矽層16a、沉積于多晶矽層16a上的ONO層18a、沉積于ONO層18a上控制閘極的多晶矽層20a、沉積于多晶矽層20a上控制閘極的矽化鎢...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。