技術(shù)編號(hào)：7163116
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種。背景技術(shù)隨著柵極尺寸縮短至幾十納米，柵氧化物層的厚度降至3nm以下，引發(fā)了柵極電阻過大、柵泄漏增大以及多晶硅柵出現(xiàn)空乏現(xiàn)象等問題。因此，人們又將目光重新投向金屬柵極技術(shù)，金屬柵極技術(shù)采用具有較低電阻的金屬作為柵極，并且采用具有較大介電常數(shù)的材料作為柵介電層。金屬柵極技術(shù)包括先形成柵(Gate-first)工藝和后形成柵(Gate-last)工藝。Gate-first工藝是指在對(duì)硅片進(jìn)行漏/源區(qū)離子注入以及隨后的高溫退...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。