技術(shù)編號：7156292
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及用于半導(dǎo)體器件的硅晶片的。具體而言，本發(fā)明涉及對在引入了外延生長薄膜的硅晶片內(nèi)產(chǎn)生的失配位錯加以抑制的技術(shù)。背景技術(shù)目前，用于半導(dǎo)體器件的硅晶片要求在其表面層上的器件活性區(qū)域內(nèi)具有無缺陷區(qū)及高度的吸雜能力。作為滿足這些要求的一個例子，使用高度摻雜的基材的外延晶片是通常已知的。此類晶片的一個例子包括ρ/ρ+基材。ρ/ρ+基材是通過以下方法制造的制造硼濃度約為5 X IO19個原子/cm3的ρ+基材，對該ρ+基材實施鏡面拋光和清潔；然后通過氣相外延法...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。