技術(shù)編號：7137388
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種用于，串?dāng)_校正作為集成電路板面設(shè)計(jì)校正的一部分，是用于在半導(dǎo)體集成電路的板面設(shè)計(jì)中消除線路之間的串?dāng)_。背景技術(shù) 近年來，隨著半導(dǎo)體制造技術(shù)的小型化，串?dāng)_已不能再被忽略。在半導(dǎo)體集成電路中由于相鄰布線內(nèi)信號的傳輸而引起相鄰布線之間的耦合電容會產(chǎn)生串?dāng)_。這種現(xiàn)象會引起延遲差異，定時限制違規(guī)，或邏輯顛倒這樣的功能錯誤。因此，在半導(dǎo)體集成電路的集成電路版面設(shè)計(jì)中，早已需要一種用于校正集成電路版面設(shè)計(jì)的串?dāng)_校正，從而檢測串?dāng)_的同時，防止由于串?dāng)_而引起定...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。