技術(shù)編號(hào)：7114364
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路制造和電子設(shè)計(jì)自動(dòng)化領(lǐng)域，具體涉及一種互連線方塊電阻提取的方法和裝置。背景技術(shù)在集成電路antegrated Circuit，IC)制造過程中，金屬、電介質(zhì)和其他材料被采用如物理氣相沉積、化學(xué)氣相沉積在內(nèi)的各種方法制作在硅片的表面，以形成分層的金屬結(jié)構(gòu)，每一層金屬之間又用多個(gè)金屬填充的通孔相連，使得電路具有很高的復(fù)雜性和電路密度。集成電路性能的一個(gè)重要指標(biāo)是路徑延時(shí)，即從一個(gè)輸入到一個(gè)輸出所需要的時(shí)間， 集成電路的路徑延時(shí)包括器件延時(shí)以及...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。