技術(shù)編號：7102270
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導(dǎo)體制 造工藝，且特別涉及NMOS器件制作方法。背景技術(shù)隨著半導(dǎo)體制造工藝技術(shù)的發(fā)展，集成電路芯片的特征線寬越來越小，為了改善半導(dǎo)體器件的性能，應(yīng)力工程技術(shù)被廣泛應(yīng)用于半導(dǎo)體工藝中，用以提高載流子的電遷移率。其中，比較常見的，例如在NMOS器件的制作過程中采用通孔刻蝕停止層(Contact EtchStop Layer, CESL)應(yīng)力工程技術(shù)。通孔刻蝕停止層應(yīng)力工程，是在通孔刻蝕停止層薄膜沉積過程中，通過調(diào)整沉積條件，在薄膜內(nèi)部產(chǎn)生高應(yīng)力，使...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。