技術(shù)編號：7001856
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于新型半導(dǎo)體材料器件領(lǐng)域，具體涉及一種絕緣體上鍺(GeOI)襯底制備方法。背景技術(shù)集成電路技術(shù)遵循著摩爾定律已發(fā)展了 40多年，通過減小器件幾何尺寸提高工作速度的方法正面臨晶體管尺寸物理極限的考驗。為了繼續(xù)提高器件的工作速度，需要尋找新的材料和結(jié)構(gòu)。鍺材料由于其高的載流子遷移率，被認(rèn)為是實現(xiàn)下一代高速MOSFET的優(yōu)選材料。常溫(300K)下，鍺材料的電子遷移率是硅的2. 4倍，空穴遷移率是硅的4倍。 目前利用鍺材料作為溝道的襯底有體鍺襯底、絕緣體...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。