技術編號：6989862
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明有關于集成電路及其制造方法，尤指產生相位移圖案以改善柵極及其它層級(layer)的圖案化、結構或需要次名義尺寸(sub-nominal dimension)的區(qū)域(region)。背景技術 半導體裝置或集成電路可包含有數以百萬計的組件，例如晶體管。特大型積體(ULSI)電路可包含有互補金氧半導體(CMOS)場效應晶體管(FET)。盡管現有系統(tǒng)能力與在IC上制造數以百萬計的IC組件制程，其仍需要減少該IC組件特征尺寸，因而增加一IC上的組件數目。為達到...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。