技術(shù)編號：6986231
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導體元件，其特征在于半導體芯片上具有引線布圖(rerouting pattern)，其中電極端子以微小間距排列。背景技術(shù) 晶片級封裝是通過在半導體晶片態(tài)下處理晶片的表面以形成引線布圖所獲得的半導體元件。在晶片級進行預定的工藝后，晶片被分割成獨立部分。然后把這些半導體元件安放在母板上或以芯片在芯片上的結(jié)構(gòu)堆疊。制造這種半導體元件時，在半導體晶片上形成的獨立芯片具有從他們的電極端子到形成外部電極的預定位置的互連(稱為‘重選路由’)，或所述互連通過用...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。