技術(shù)編號：6982415
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導(dǎo)體工藝，尤其涉及形成毯覆式電介質(zhì)層以填充器件單元之間間隙的工藝。背景技術(shù) 在半導(dǎo)體器件的制造中，由于尺度減小，提供一種用于在互連裝置和器件部件之間提供足夠電絕緣以最小化RC延遲和串擾的電介質(zhì)膜層成為挑戰(zhàn)。這么做的一種方法是使用具有比常規(guī)電介質(zhì)材料例如二氧化硅(SiO2)或氮化硅低的介電常數(shù)(低k電介質(zhì))材料來制備電介質(zhì)層。低k電介質(zhì)一般具有大約低于4的介電常數(shù)，而空氣的介電常數(shù)為1。特別是，在制造包含互連金屬級的流線后端(back end o...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。