技術(shù)編號(hào)：6960511
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體，更為具體的，本發(fā)明涉及。 背景技術(shù)隨著對(duì)超大規(guī)模集成電路高集成度和高性能的需求逐漸增加，半導(dǎo)體技術(shù)向著 65nm甚至更小特征尺寸的技術(shù)節(jié)點(diǎn)發(fā)展，而芯片的運(yùn)算速度明顯受到金屬導(dǎo)電所造成的電阻電容延遲的影響。為了改善集成電路的性能，利用具有低電阻率、優(yōu)良抗電遷移能力等優(yōu)點(diǎn)的銅代替鋁作為半導(dǎo)體內(nèi)的金屬互連線可降低金屬互連線電阻。另一方面，利用低介電常數(shù)介電層或是超低介電常數(shù)介電層作為金屬層間介電層，可以有效降低電容。銅雙鑲嵌技術(shù)搭配低介電常數(shù)材...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。