技術(shù)編號：6956162
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于納米半導(dǎo)體，特別是指一種在先柵工藝金屬柵/高κ(高介電常數(shù))柵介質(zhì)疊層結(jié)構(gòu)中高K柵介質(zhì)的刻蝕去除方法，以及在后柵工藝高K柵介質(zhì)在先的工藝中，高K柵介質(zhì)的刻蝕去除方法。本發(fā)明適合在45nm及以下技術(shù)代互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)器件和電路中應(yīng)用。背景技術(shù)當(dāng)CMOS特征尺寸縮小到45nm及以下時(shí)，由于常規(guī)超薄的SiON柵介質(zhì)嚴(yán)重的直接隧穿漏電流已無法應(yīng)用，采用高K柵介質(zhì)已勢在必行，因?yàn)楦逰柵介質(zhì)在同樣的等效氧化物厚度(EOT)下有較厚的物理厚度...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。