技術編號：6947249
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種半導體器件及其制作方法。 背景技術超級結結構的器件通過利用N/P交替配列的結構來代替?zhèn)鹘y(tǒng)VDMOS中的N漂移區(qū)，它結合業(yè)內熟知的VDMOS工藝，就可以制作得到超級結結構的M0SFET，它能在反向擊穿電壓與傳統(tǒng)的VDMOS —致的情況下，通過使用低電阻率的外延層，使器件的導通電阻大幅降低。現有N/P交替排列的結構的加工方法有多次外延和深槽填充兩種方法。其中深槽填充的方法具有成本低，加工周期短的優(yōu)點，成為超級結高壓工藝的一個重要發(fā)展方向。作為深槽...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。