技術(shù)編號：6945402
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，特別是涉及一種形成交替排列的P型和N型半導(dǎo)體薄層的方法。背景技術(shù)超級結(jié)結(jié)構(gòu)的MOSFET器件如圖1所示，在硅襯底(N+硅基片)1上的外延層2內(nèi)有溝槽型的具有相反導(dǎo)電類型填充的外延層3，該區(qū)域頂部從外向內(nèi)依次被P阱區(qū)5、N+阱區(qū)6、P+注入層7包圍。在兩個溝槽型外延層3之間、N外延層2之上設(shè)有多晶硅4，多晶硅 4上設(shè)有層間介質(zhì)8，源金屬電極9覆蓋整個層間介質(zhì)8和外延層3。在硅襯底1的背面有背面金屬電極(漏極)10。該器件主要的難...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。