技術(shù)編號(hào)：6943234
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明屬于半導(dǎo)體，特別指一種金屬柵極/高K柵介質(zhì)疊層結(jié)構(gòu)的制備方法。本發(fā)明適合于32納米及以下技術(shù)代高性能互補(bǔ)型金屬氧化物半導(dǎo)體(CM0Q器件的應(yīng)用。背景技術(shù)隨著CMOS器件特征尺寸的不斷縮小，高介電常數(shù)(K)柵介質(zhì)和金屬柵電極的應(yīng)用勢(shì)在必行。采用高K介質(zhì)，由于在同樣的等效氧化物厚度(EOT)下有較厚的物理厚度，所以可大大降低柵極漏電流。而金屬柵的采用可消除多晶硅柵的耗盡效應(yīng)和硼的穿透效應(yīng)，提高器件可靠性，減小柵電阻。但要把金屬柵/高K介質(zhì)工藝集成的CMO...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。