技術(shù)編號(hào)：6942711
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種有效減少位錯(cuò)的方法及一種半導(dǎo)體器件。背景技術(shù)隨著半導(dǎo)體工藝進(jìn)入深亞微米時(shí)代，0. 18微米以下的元件例如MOS電路的有源區(qū)隔離層大多采用淺溝槽隔離技術(shù)來制作，在專利號(hào)為US7112513的美國(guó)專利中還能發(fā)現(xiàn)更多關(guān)于淺溝槽隔離技術(shù)的相關(guān)信息。淺溝槽隔離技術(shù)的具體工藝包括如圖1所示，提供半導(dǎo)體硅襯底100，并通過等離子刻蝕在所述半導(dǎo)體硅襯底100上形成淺溝槽101 ；在淺溝槽101內(nèi)填入介質(zhì)，并在硅襯底100的表面形成介質(zhì)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。