技術(shù)編號：6938759
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導體制造，特別涉及一種STI的形成方法。 背景技術(shù)隨著半導體工藝進入深亞微米時代，0. 13 μ m以下的元件例如CMOS器件中，NMOS 晶體管和PMOS晶體管之間的隔離均采用STI (淺溝槽隔離)工藝形成。傳統(tǒng)的STI的形成方法通常包括下列步驟首先，提供半導體基底，在半導體基底 上形成刻蝕阻擋層；接著，在所述刻蝕阻擋層上形成光掩膜圖形，使得所述刻蝕阻擋層的部 分區(qū)域被暴露；對刻蝕阻擋層及刻蝕阻擋層下層的半導體基底進行刻蝕，在所述刻蝕阻擋 層...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。