技術(shù)編號：6936893
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及集成電路的領(lǐng)域。更具體地，本發(fā)明涉及制造集成電路 的方法及使用局部互連導體的集成電路。背景技術(shù)制造及提供由涉及光刻、沉積、蝕刻、注入(implantation)等等的 多階段的工藝所形成的集成電路是為人已知。在這些工藝中的進展已允 許器件幾何尺寸減少從而增加可達到的電路密度及減少成本。近來生產(chǎn) 的幾何尺寸已使用具有45nm的特征尺寸的器件。預(yù)計的未來器件是預(yù) 期具有32nm繼而為22nm的尺寸。隨著這些器件幾何尺寸變小，日漸 難以在需要產(chǎn)生所需電...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。