技術編號：6934274
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明一般涉及電子學，且更具體而言，涉及形成半導體裝置及 結構的方法。背景技術在過去，半導體工業(yè)利用各種方法及結構來形成靜電放電(ESD) 保護裝置。根據一個國際標準，通常稱為IEC61000-4-2(等級2)(IEC 地址為瑞士日內瓦(3， rue de Varemb6， 1211 Gen6ve 20， Switzerland))的國際電工委員會(IEC )標準，對于ESD事件，峰 電壓可介于2000與3000伏(2000-3000v )之間并且可在幾納...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。