技術(shù)編號(hào)：6926726
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本案是中國(guó)專(zhuān)利申請(qǐng)200480032674.4(PCT/US2004/030872)的分案申 請(qǐng)。本發(fā)明實(shí)施例大體上有關(guān)于半導(dǎo)體制造方法與元件，更明確而言，是 有關(guān)于沉積含硅薄膜以形成半導(dǎo)體元件的方法。背景技術(shù)當(dāng)制造越小的電晶體時(shí)，超淺源/漏才及接面(ultra shallow source/drain junctions)的制造越顯困難。根據(jù)半導(dǎo)體內(nèi)連線(xiàn)技術(shù)藍(lán)圖(ITRS)，對(duì)于尺寸 低于100納米的互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)元件而言，其接面深度...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。