技術(shù)編號：6926397
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明是有關(guān)于電子集成電路測試，特別是集成電路在晶圓級 測試和封裝級測試的電^各和方法。背景技術(shù)現(xiàn)有的集成電路(IC)封裝在制造上的相關(guān)測試包含芯片探針 (Chip-Probe， CP)觀'H式禾口最鄉(xiāng)冬觀'H式(Final Testing, FT)。圖12表示由 空白晶圓制造集成電路封裝成品的流程的示意圖。 一 個空白晶圓經(jīng) 由集成電^各制程處理，例如顯影(lithography),擴散(diffusion)，蝕 刻(etching),沉積(deposi...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。