技術(shù)編號：6922790
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本公開一般地涉及半導體器件，并且更具體而言，涉及形成具有 柵應(yīng)力器的半導體器件的方法和半導體器件。背景技術(shù)諸如張力蝕刻停止層(ESL)或嵌入式碳化硅(eSiC)的當前NMOS 工藝引起的應(yīng)力器(i)相對弱并且不可伸縮至小節(jié)距或者(ii)不容易 制造。另外，當前NMOS工藝引起的應(yīng)力器在例如非易失性存儲器 (NVM)、電源或模擬器件的較長溝道器件中沒有引起顯著的應(yīng)力。因此，需要用于克服以上討論技術(shù)中的問題的改進方法和設(shè)備。附圖說明本發(fā)明通過示例的方式示出并且...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。