技術(shù)編號(hào)：6911266
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及高速微處理器、專(zhuān)用集成電路(AISC)以及其他高速集成電路(IC)的互連結(jié)構(gòu)。本發(fā)明提供了一種低介電常數(shù)(即低k)的互連結(jié)構(gòu)，這種互連結(jié)構(gòu)具有更快的線路速度、精確的導(dǎo)體電阻值和更低的制作成本。此外，與現(xiàn)有技術(shù)的互連結(jié)構(gòu)相比，本發(fā)明的結(jié)構(gòu)具有更低的有效介電常數(shù)和對(duì)金屬布線電阻的更完善的控制。現(xiàn)有技術(shù)的雙大馬士革互連結(jié)構(gòu)有如下四個(gè)典型的主要問(wèn)題1.銅布線厚度(也就是溝道深度)和電阻率難以控制。2.低k電介質(zhì)的熱膨脹率系數(shù)(CTE)高，這將最終導(dǎo)致互連...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。