技術(shù)編號(hào)：6897349
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及疊層搭載多個(gè)半導(dǎo)體元件的半導(dǎo)體器件。 背景纟支術(shù)近年來(lái)，為實(shí)現(xiàn)半導(dǎo)體器件的小型化或高密度組裝化等，在l個(gè)封裝 體內(nèi)疊層封裝多個(gè)半導(dǎo)體元件(半導(dǎo)體芯片)的疊層型多芯片封裝體，開(kāi) 始實(shí)用化。在這樣的疊層型多芯片封裝體中，多個(gè)半導(dǎo)體元件，借助小片 粘接材料等粘接劑，依次疊層在電路基板等安裝基板上，并通過(guò)鍵合引線 電連接各半導(dǎo)體元件的電極焊盤和電路M等的電極部。另外，通過(guò)用密 封樹脂封裝這樣的疊層結(jié)構(gòu)體，構(gòu)成疊層型多芯片封裝體?？墒?，在上述的疊層型多芯片...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。