技術編號：6886417
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明的實施例大致上是關于形成高k(介電常數(shù))介電層的方法與設備。特別是，本發(fā)明的實施例是關于形成柵極介電層(gate dielectric layer)的方法。技術背景集成電路是由數(shù)百萬個器件所組成，例如晶體管、電容器與電阻器。晶體 管(例如場效應晶體管)一般包括源極、漏極與柵極堆棧結構。柵極堆棧結構一 般包括基片(例如硅基片)、柵極介電層以及在柵極介電層上的柵極電極(例如多 晶硅)。柵極介電層由介電材料組成，例如二氧化硅(Si02)，或由具有介電常數(shù) ...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。