技術(shù)編號(hào)：6875158
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體裝置，尤其涉及在高性能、低能耗的LSI(大規(guī)模集成電路)等中使用的CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)。背景技術(shù)迄今為止，為了實(shí)現(xiàn)CMOS地高性能化，已公知有形成在溝道部上設(shè)置無摻雜外延硅層(硅外延淀積層)的晶體管的技術(shù)(例如，可參見K.Noda，T.Uchida，T.Tatsumi，T.Aoyama，K.Nakajima，H.Miyamoto，T.Hashimoto，和I.Sasaki，“0.1μm delta doped MOSFET us...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。