技術(shù)編號：6848472
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種半導(dǎo)體硅片的刻蝕方法。背景技術(shù) 隨著集成電路技術(shù)的發(fā)展，多晶硅線寬及線寬的間距正變得越來越窄，對線寬的精度要求也越來越高。為了滿足設(shè)計的需要，這就要求Salicideoxide block(硅化合物阻擋層)這層膜盡量的薄。但是這一層變薄后，在刻蝕時產(chǎn)生了兩種負(fù)作用如果用干法(等離子)刻蝕，雖然利用等離子刻蝕的異相性，可以很好控制線寬的精度，但是等離子具有高能量，會因為轟擊作用而對襯底造成損傷，影響硅襯底的形成質(zhì)量，可參見圖1。如果只用HF濕法...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。