技術(shù)編號：6835973
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于半導(dǎo)體集成電路制造工藝，具體涉及到Silk刻蝕后的濕法去膠工藝。下表是有關(guān)Silk材料的物理和電學(xué)特性(來自Dow Chemical) Silk低介電材料是由美國Dow Corning公司研發(fā)的新的旋涂材料，然而在銅單/雙大馬士革工藝集成中有許多問題需要解決，如Silk k值的變化，硬掩膜的選擇，刻蝕停止層的選擇，與銅阻擋層的粘附性，對CMP工藝的忍耐程度，刻蝕氣體的選擇，刻蝕后去膠工藝和通孔的清洗等。與SiO2的干法去膠(...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。