技術(shù)編號：6834625
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及，特別涉及使用低介電常數(shù)絕緣膜制備具有互連層的半導體器件的方法。背景技術(shù) 隨著半導體器件的尺寸縮小和速度增加，互連結(jié)構(gòu)已由單級結(jié)構(gòu)發(fā)展為多級結(jié)構(gòu)。現(xiàn)已開發(fā)和制備出具有五層或更多層金屬互連結(jié)構(gòu)的半導體器件。隨著不斷小型化，產(chǎn)生了互連之間的所謂的寄生電容和互連電阻引起的信號傳輸延遲問題。近來，由多級互連結(jié)構(gòu)造成的信號傳輸延遲大大降低了半導體器件的速度，現(xiàn)已采用了多種措施。一般來說，互連之間的寄生電容和互連電阻造成信號傳輸延遲。為了降低互連電阻，現(xiàn)已研...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。