技術編號：6825061
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體器件領域。具體說，本發(fā)明涉及絕緣體上半導體(SOI)器件。更具體說，本發(fā)明涉及一種SOI器件的浮柵保護二極管結構。絕緣體上半導體(SOI)技術涉及高速MOS和CMOS電路。關于SOI，在絕緣體上淀積一薄層半導體材料，以降低半導體層和底層襯底材料間的電容耦合。使CMOSFET柵充電，會使柵絕緣體質量退化。一般情況下，半導體芯片上的電路至少包括一個保護元件。體CMOS中的一種普通方法是用可獲得的第一布線層或金屬層在FET柵和FET體之間接一個二...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。