技術編號：6823540
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及具有片上引線(LOC)結構的半導體器件及其制造方法。隨著大存儲容量的存儲器件，如靜態(tài)隨機存取存儲器(DRAM)的發(fā)展，這種器件的半導體元件在尺度上已被加大，并且與以往相比一個存儲器的封裝要占用相當大的空間。因此近些年來，在含有封裝內(nèi)占用大空間的半導體元件的封裝設計，已經(jīng)提出一種LOC結構的封裝結構。同時，隨著擴散技術的發(fā)展，半導體元件可做得更小，使得具有同樣容量的半導體元件幾乎是逐年在減小尺寸。順便說說，封裝的外尺寸是標準化的，即使所包含的半導體...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。