技術(shù)編號：6823050
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及減小電元件中電場強(qiáng)度的方法和器件。為了完全隔離集成電路中的各元件，可在絕緣體基外延硅(SOI)材料中采用溝槽技術(shù)。元件將形成于其上的SOI材料可由絕緣材料上的薄硅層構(gòu)成。元件通過向下腐蝕到將被隔離的元件周邊的絕緣襯底的溝槽與周圍完全隔離。然后在溝槽中淀積與絕緣襯底材料不同的隔離材料。于是留下被絕緣材料包圍的島狀硅形式的元件-橫向由填充溝槽的隔離材料包圍，縱向由絕緣襯底包圍。絕緣襯底和溝槽隔離材料例如可以是氧化硅、氮化硅、蘭寶石、氧化鋁等。溝槽技術(shù)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。