技術(shù)編號：6820735
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種，能夠防止在半導(dǎo)體器件的制造工藝中形成在半導(dǎo)體襯底上的絕緣膜的擊穿，由此高成品率地制造高度可靠性的半導(dǎo)體器件。隨著如LSI等半導(dǎo)體集成電路的尺寸越來越小，需要盡力將元件制造得更小。這種嘗試包括例如形成更淺的雜質(zhì)擴散層作為更小面積的源-漏區(qū)和形成更窄的連接元件的布線。結(jié)果，雜質(zhì)擴散層和布線的電阻增加，不利地影響或阻礙了元件的高速運算。為避免此，在常規(guī)的半導(dǎo)體器件中，高熔點金屬硅化物形成在雜質(zhì)擴散層的表面，以便減少雜質(zhì)擴散層的電阻，由此增加了元件...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。