技術(shù)編號：6820086
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導(dǎo)體集成電路的襯底，特別是涉及形成下述的半導(dǎo)體集成電路的襯底該半導(dǎo)體集成電路具備多個電路部，如使用多個晶體管而構(gòu)成的電路部或形成多個DRAM的存儲電容器的電路部等，在這些多個電路部中由于功能的不同，所重視的抗外部影響的性能的種類不同。圖45是示出晶片和半導(dǎo)體集成電路的襯底的關(guān)系的平面圖。在晶片1中的多個區(qū)域2的每一個中形成獨立的半導(dǎo)體集成電路。作為該半導(dǎo)體集成電路的例子，可舉出半導(dǎo)體存儲器。以該半導(dǎo)體存儲器為例，說明關(guān)于半導(dǎo)體集成電路的襯底的現(xiàn)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。