技術編號：6815593
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種，特別涉及一種改進的，該封裝及其制造方法很適用于研制大容量半導體芯片封裝的三維芯片堆疊技術。一般情況下，三維芯片封裝技術是研制大容量和小尺寸半導體芯片封裝的關鍵技術。美國專利5104820和美國專利5279991中公開了上述技術。如附圖說明圖1所示，美國專利5104820公開的三維芯片堆疊技術中，在半導體芯片保持未切割晶片狀態(tài)時，利用導線13，在芯片11的外緣部分，將多個形成于半導體芯片11上表面上的焊盤12的連接重新定位，從而形成重布線焊盤...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。