技術編號：6809571
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明一般涉及集成電路制造領域，更特別地，涉及通過諸如無電鍍(electroless plating)的濕法化學沉積過程在諸如溝槽和通孔的圖形化的電介質(zhì)(patterned dielectric)上形成金屬層。背景技術 在集成電路中，諸如晶體管、電容器、電阻器等的巨量電路元件形成在適當?shù)幕畠?nèi)或之上，通常是在基本上平坦的構造中。由于集成電路的大量電路元件及所需要的復雜布局(layout)，通?？赡軣o法將單個電路元件的電連接建立在制備有電路元件的相同層(l...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。