技術(shù)編號：6777120
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明關(guān)于邏輯電路，且尤有關(guān)解碼器電路。技術(shù)背景存儲器陣列通過提供地址而在特定位置被訪問。每個地址具有一 定數(shù)量的位。具有較多數(shù)量的位置的較大的存儲器陣列需要較多數(shù)量 的地址位。因此，具有較大的地址空間的較大的存儲器陣列需要更多 邏輯來解碼該地址。隨著技術(shù)進(jìn)步對存儲器空間的需求增加，地址空 間且因此地址解碼器邏輯的需求量也增加。常常由于較大的地址解碼 器，使大的邏輯量造成對存儲器訪問速度的瓶頸。再者，對較大地址 空間所需的額外的邏輯能消耗掉極大量的電路面積...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。