技術(shù)編號：6776990
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種使主位線交叉、為降低主位線間耦合噪聲而開發(fā)的存 儲器陣列結(jié)構(gòu)的半導體存儲裝置，特別涉及該主位線間的泄露電流的檢測 技術(shù)。背景技術(shù)虛擬接地存儲器陣列(VGA)，可以采取面積利用率極佳的存儲器陣 列的結(jié)構(gòu)，作為大容量存儲器的一種實現(xiàn)方法，它已得到應(yīng)用(例如，專 利文獻l，參照圖4)。此外，為了防止VGA結(jié)構(gòu)上所特有的漏極*源極 通用所帶來的往相鄰單元的單元電流的泄露(下稱相鄰效果)，采取了一 種對相鄰單元的源極施加電壓，來抑制相鄰效果的方法(例如...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學習原理，如您想要源代碼請勿下載。