技術編號：6769590
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體存儲裝置，尤其涉及需要刷新存儲數(shù)據(jù)的半導體存儲裝置。更具體說，本發(fā)明涉及降低休眠模式等低功耗模式時的消耗電流的結構。背景技術 半導體存儲裝置之一有DRAM(動態(tài)隨機存取存儲器)。該DRAM的存儲器單元由1個電容和1個MIS晶體管(絕緣柵型場效應晶體管)構成。1位的存儲器單元與4個晶體管和2個負載元件構成的SRAM(靜態(tài)隨機存取存儲器)相比，存儲器單元的占據(jù)面積小，位單價便宜。由于這些理由，DRAM作為大存儲容量的存儲裝置被廣泛使用。DRAM...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。