技術(shù)編號：6765126
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導體存儲，具體涉及一種，所述方法包括對存儲陣列進行編程，形成棋盤格測試圖形；所述形成棋盤格測試圖形指存儲陣列中形成的高閾值電壓存儲單元和低閾值電壓存儲單元依次間隔排列形成的高閾值電壓存儲單元和低閾值電壓存儲單元分布。在存儲陣列相鄰位線之間和相鄰字線之間形成高電平和低電平；持續(xù)一定時間所述在存儲陣列相鄰位線之間和相鄰字線之間形成的高電平和低電平，根據(jù)相鄰位線之間形成的高低平和低電平的電壓差增強位線之間潛在缺陷的漏電。本發(fā)明采用技術(shù)方案，增強了位線...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學習原理，如您想要源代碼請勿下載。