技術(shù)編號(hào)：6761338
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路，具體涉及能用分離的輸入和輸出端口同時(shí)讀和寫(xiě)數(shù)據(jù)的集成電路及同時(shí)讀和寫(xiě)數(shù)據(jù)的方法。背景技術(shù) 常規(guī)的同步RAM能和時(shí)鐘信號(hào)的每個(gè)脈沖同步傳輸讀數(shù)據(jù)或?qū)憯?shù)據(jù)。通過(guò)在時(shí)鐘信號(hào)的每個(gè)上升沿和下降沿傳輸數(shù)據(jù)，雙數(shù)據(jù)率RAM將數(shù)據(jù)傳輸率提高到現(xiàn)有傳輸率的兩倍。然而在常規(guī)的存儲(chǔ)器件中，通過(guò)一個(gè)管腳輸入并輸出數(shù)據(jù)。當(dāng)通過(guò)公共的輸入和輸出(I/O)端口輸入并輸出數(shù)據(jù)時(shí)，不能獨(dú)立控制數(shù)據(jù)輸入或輸出。因此，數(shù)據(jù)輸入或輸出的頻率受限。因?yàn)榇鎯?chǔ)器件的帶寬日益重要，...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)無(wú)源代碼，用于學(xué)習(xí)原理，如您想要源代碼請(qǐng)勿下載。