技術(shù)編號：6759702
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明是關(guān)于DRAM疊層封裝、DIMM及其試驗(yàn)方法和半導(dǎo)體制造方法。背景技術(shù) 作為現(xiàn)有的半導(dǎo)體裝置的試驗(yàn)方法，公知特開2001-35188號公報(bào)(專利文獻(xiàn)1)。在該專利文獻(xiàn)1中，記載了以下的內(nèi)容在芯片上至少安裝3個(gè)或多于3個(gè)可以分別獨(dú)立訪問的DRAM，并且該3個(gè)或多于3個(gè)DRAM中的至少一個(gè)與其它DRAM存儲容量不同的半導(dǎo)體裝置的試驗(yàn)方法中，在對各DRAM輸入各自獨(dú)立的試驗(yàn)用地址信號來進(jìn)行各DRAM的試驗(yàn)時(shí)，將試驗(yàn)時(shí)間最長的DRAM排除在外，對其它DRAM...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。