技術(shù)編號(hào)：6738830
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本實(shí)施方式涉及。背景技術(shù)近年來(lái)，大量提出了為提高存儲(chǔ)器單元的集成度而按三維配置有存儲(chǔ)器單元的非易失性半導(dǎo)體存儲(chǔ)裝置(層疊型的非易失性半導(dǎo)體存儲(chǔ)裝置)。發(fā)明內(nèi)容本發(fā)明的實(shí)施方式提供能夠使存儲(chǔ)器單元所保持的數(shù)據(jù)的可靠性提高的非易失性半導(dǎo)體存儲(chǔ)裝置。一方式所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置具有存儲(chǔ)器單元陣列以及控制電路。存·儲(chǔ)器單元陣列包括構(gòu)成為能夠保持多個(gè)閾值電壓分布的多個(gè)存儲(chǔ)器單元；以及共同連接于多個(gè)存儲(chǔ)器單元的柵的多條字線。控制電路，在執(zhí)行了對(duì)存儲(chǔ)器單元施加至...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)無(wú)源代碼，用于學(xué)習(xí)原理，如您想要源代碼請(qǐng)勿下載。